IC设计工程师（5G DFE）

上海/西安/成都
发布时间：2023/11/27

职务描述

岗位职责：

作为ASIC开发的关键成员，重点关注数字中频（DIF）、数字预失真（DPD）和削波（CFR）。候选人将对设计策略、设计规范做出贡献，
具体如下：
1. 负责ASIC RTL编码、时序优化、资源优化、低功耗设计、Matlab算法模型Bitture比对。

任职要求：

1. 硕士及以上学历。计算机科学、通信工程或相关专业;
2. 5年以上FPGA/ASIC开发经验，通信算法RTL设计经验。熟悉Verilog、System Verilog和Linux shell，熟悉FPGA/ASIC开发流程和策略;
3. 了解RTL或相关领域的验证，如编写测试计划、测试用例执行、自动回归和结果分析等;
4. 对数字信号处理技术有深入的了解。熟悉无线系统架构（UMTS、LTE、5G NR等）;
5. 良好的沟通交流能力;
6. 积极主动负责的工作态度;
7. 良好的团队合作精神，愿意为团队的成功做出贡献;
8. 能够在研发阶段承受变化和多任务。