SoC开发工程师（DDR）

上海/西安/成都
发布时间：2024/07/18

职务描述

岗位职责：

1. 参与SoC芯片需求分析，负责DDR接口子系统在SoC芯片中的需求分析、设计、实现和优化，确保DDR接口子系统与其他模块的性能达到设计要求。
2. 负责子系统级详细设计方案、集成设计、Verilog RTL实现及系统级基本特性验证。
3. 承担子系统级预综合、时序优化、面积优化、低功耗规则检查和优化、DFT规则检查等工作。
4. 支持后端团队，完成DDR 子系统的物理实现，时序违例分析及Backend review。
5. 支持验证团队，完成DDR接口子系统的验证和测试，包括仿真、FPGA验证和芯片测试等。
6. 参与回片后，DDR 链路的bringup 和问题分析定位。
7. 根据应用场景，完成DDR实际使用性能的优化。
8. 负责领域的芯片资料手册编写、芯片测试和技术支持。
9. 跟踪DDR接口技术的发展趋势，为团队提供技术支持和指导。
10. 参与项目团队的技术讨论和决策，提供技术建议和解决方案。

任职要求：

1. 电子工程、微电子、通信工程等相关专业硕士及以上学历，4—5年以上DDR接口或SoC设计相关领域工作经验。
2. 深入理解DDR 协议，链路和相应的JEDEC标准，有DDR3/DDR4/LPDDR4/LPDDR5等接口设计经验者优先。
3. 熟悉业界先进的DDR controller 和 PHY IP的特性和应用，有DDR PHY 集成调试经验。
4. 熟悉SoC设计流程和常用IP集成方法，有成功的SoC项目经验者优先。
5. 熟悉AMBA总线，熟悉芯片时钟复位方案设计优先，有大规模SoC芯片量产经验优先，有基带SoC项目经验优先。
6. 熟练掌握Verilog/SystemVerilog等硬件描述语言，具备扎实的RTL编码和设计能力。
7. 熟悉低功耗设计，有良好的代码设计规范。
8. 熟悉EDA工具（如Cadence、Synopsys等），能够进行电路仿真、综合和时序分析等。
9. 具备良好的沟通能力和团队协作精神，能够承担一定的工作压力。
10. 优秀的问题分析和解决能力，对技术挑战充满热情，并具备持续学习和自我提升的意识。