数字后端工程师（PR&TOP）

上海/成都
发布时间：2024/07/18

职务描述

岗位职责：

1. 数字后端设计与优化：负责ASIC/FPGA的全套数字后端设计流程，包括但不限于逻辑综合、时序签核、功耗分析、物理综合、布局布线（Place & Route）、物理验证等。
2. 全芯片floorplan规划：主导全芯片的floorplan设计，确保芯片布局合理，满足时序、功率、面积、信号完整性和散热等多方面的要求。
3. 静态时序分析：熟练应用STA工具，执行并优化时序收敛流程，确保芯片在所有工作条件下的时序性能达标。
4. 项目管理与团队协作：作为项目的关键成员，协调前端设计团队、验证团队以及后端团队间的合作，确保设计流程的顺畅进行。
5. 技术创新与探索：持续跟踪行业最新技术趋势，研究并引入先进的后端设计方法和工具，以提升设计效率和芯片性能。

任职要求：

1. 教育背景：电子工程、微电子、计算机工程或相关专业本科及以上学历。
2. 工作经验：具备5年以上数字集成电路后端设计经验，有成功主导并完成全芯片floorplan和STA的经验。
3. 技能要求：精通Cadence、Synopsys等主流EDA工具进行后端设计，熟练掌握Verilog、SystemVerilog等硬件描述语言，熟悉低功耗设计、时序约束设定与优化。
4. 项目经验：有大规模SoC芯片设计及量产经验，尤其在通信、消费电子、计算或类似高复杂度领域有成功项目案例者优先。
5. 团队协作与沟通能力：具备良好的团队协作精神，善于沟通协调，能够在跨地域、跨团队的环境中高效工作。